GaN 전력 반도체: 핵심 원리, 소자 및 과제

핵심 원리

갈륨 나이트라이드(GaN)는 실리콘(Si)보다 훨씬 넓은 밴드갭(

)을 가지는 3족-5족 화합물 반도체로, 높은 항복 전압, 낮은 온저항, 고속 스위칭 특성을 통해 전력 전자 소자의 성능 한계를 극복합니다 (Wellmann, 2017, Zeitschrift fur anorganische und allgemeine Chemie). GaN의 밴드갭은 약 3.4 eV이며, 이는 Si의 1.12 eV보다 월등히 높아 더 높은 항복 전압과 더 작은 크기의 소자를 가능하게 합니다. 또한, GaN은 SiC와 함께 와이드 밴드갭(WBG) 반도체로 분류되며, 높은 임계 전계 강도()를 가집니다 (GaN 약 3.3 MV/cm, Si 약 0.3 MV/cm). 이로 인해 동일한 항복 전압을 달성하는 데 필요한 드리프트층의 두께를 현저히 줄일 수 있어 온저항()을 낮출 수 있습니다.

GaN 전력 소자의 핵심은 주로 AlGaN/GaN 이종접합 구조에서 형성되는 2차원 전자 가스(2DEG)입니다. AlGaN과 GaN 사이의 압전 분극(piezoelectric polarization) 및 자발 분극(spontaneous polarization) 차이로 인해 이종접합 계면에 전자가 축적되어 고농도의 전도 채널이 형성됩니다. 이 2DEG는 약

수준의 높은 전자 농도와 이상의 높은 전자 이동도를 보입니다. 이러한 특성은 HEMT(High Electron Mobility Transistor) 구조에서 게이트 전압을 통해 채널을 효과적으로 제어하여 고속 스위칭 및 낮은 전도 손실을 가능하게 합니다 (Zhong et al., 2022, Fundamental research).

2DEG 농도(

)는 다음과 같이 근사할 수 있습니다: 여기서 는 압전 분극 전하 밀도, 는 자발 분극 전하 밀도, $$e$$는 전자의 기본 전하량입니다. 또한, 드리프트층의 항복 전압()은 임계 전계 강도()와 드리프트층 두께()에 의해 결정됩니다: 동일한 항복 전압을 얻기 위해 GaN은 Si보다 약 10배 얇은 드리프트층으로도 충분합니다. 이는 소자의 온저항을 획기적으로 낮추는 요인이며, 온저항()은 대략 드리프트층 저항에 비례합니다: 여기서 는 전자 이동도, $$W$$는 채널 폭입니다.

직관적인 비유로, GaN 전력 소자는 고속도로에서 차량(전자)이 아주 빠르고 효율적으로 이동할 수 있도록 설계된 '초고속 전용 차선'과 같습니다. AlGaN/GaN 이종접합은 마치 차량들이 자연스럽게 한 차선으로 모여 흐르도록 유도하는 특수 설계된 경사로와 같고, 이 차선(2DEG)은 매우 넓고 매끄러워 차량들이 막힘없이 빠르게 이동할 수 있습니다. 반면 기존 Si 소자는 일반적인 고속도로로, 차선 수가 많더라도 차량의 이동 속도와 효율이 제한적입니다. GaN은 더 적은 차선으로도 훨씬 많은 차량을 더 빠르게 수송할 수 있어 전체적인 교통 흐름(전력 변환 효율)을 크게 개선합니다.

Loading diagram...

논문 심층 리뷰

A Study on the Dynamic Switching Characteristics of p-GaN HEMT Power Devices — Fan et al. (2024)

핵심 원리: p-GaN 게이트 HEMT(High Electron Mobility Transistor)의 동적 스위칭 특성 열화는 주로 스위칭 중 발생하는 전계 유도 전하 트래핑(field-induced charge trapping) 현상에 기인합니다. 오프 상태(off-state)에서 드레인 전압이 증가하면 GaN 표면 또는 AlGaN/GaN 계면에 깊은 준위 결함(deep-level defects)이 전자를 포획합니다. 이러한 트랩된 전하들은 온 상태(on-state)로 전환될 때 완전히 방출되지 않아 채널 저항이 일시적으로 증가하는 '동적 온저항(dynamic ON-resistance,

)' 열화를 유발합니다. 이는 특히 고전압, 고주파 스위칭 환경에서 두드러지게 나타나며, 전력 손실 증가와 소자 효율 저하로 이어집니다. 이 연구에서는 트랩 밀도와 위치가 에 미치는 영향을 분석하고, 게이트-소스 전압() 및 스위칭 주파수가 동적 특성에 미치는 영향을 실험적으로 규명했습니다. 깊은 준위 트랩의 에너지 준위()는 밴드갭 내에 위치하며, 트랩된 전자의 방출 시간 상수()는 트랩 준위 깊이와 온도에 따라 달라집니다: 여기서 는 시도 주파수(attempt-to-escape frequency), 는 전도대 끝단 에너지, $$k$$는 볼츠만 상수, $$T$$는 절대 온도입니다. 트랩된 전하()는 스위칭 사이클 동안 드레인-소스 전압()에 의해 형성되는 전계에 의해 유도되며, 로 나타낼 수 있습니다. 이 트랩된 전하는 2DEG 채널의 유효 전자 농도를 감소시켜 채널 저항을 증가시킵니다. 직관적인 비유로, 동적 온저항 열화는 고속도로의 '유령 정체'와 같습니다. 차량(전자)이 특정 구간(오프 상태)을 지나면 도로 가장자리(결함)에 잠시 멈춰 있는 유령 차량이 생겨납니다. 이후에 아무리 전방이 뻥 뚫려도(온 상태) 이 유령 차량들 때문에 실제로는 차선이 좁아진 것처럼 느껴져 뒤따르는 차량들의 속도가 느려지고 전체적인 통행량(전류)이 줄어드는 현상입니다. 이 유령 차량들은 곧바로 사라지지 않고 한동안 도로에 남아있습니다.

연구 방법: 이 연구는 다양한 p-GaN HEMT 소자를 대상으로 더블 펄스 테스트(double pulse test, DPT)를 수행하여 동적 온저항을 측정했습니다. DPT는 소자가 온-오프 스위칭을 반복하는 실제 동작 환경을 모방하며, 특정 오프 상태 전압(

)과 스위칭 주파수 조건에서 온 상태 저항()의 변화를 정량적으로 분석했습니다. 특히, 게이트 전압()의 변화가 에 미치는 영향을 관찰했습니다.

정량적 결과:

측정항목	결과	기존 대비
오프 상태 펄스폭 1 $$\mu$$ s 시 $$R_{ON,dyn}$$	$$V_{GS}$$ = 6V에서 1.25배 증가	N/A
오프 상태 펄스폭 10 $$\mu$$ s 시 $$R_{ON,dyn}$$	$$V_{GS}$$ = 6V에서 1.5배 증가	N/A
$$V_{DS}$$ = 400V, $$V_{GS}$$ = 6V 시 $$R_{ON,dyn}$$	정적 $$R_{ON}$$ 대비 1.5배 이상	N/A

의의: 이 연구는 p-GaN HEMT의 동적 온저항 열화가 게이트 구동 조건 및 스위칭 시간에 따라 크게 달라짐을 정량적으로 보여주며, 이는 전력 변환 시스템 설계 시 트랩 효과를 고려한 구동 회로 최적화의 필요성을 시사합니다.

Vertical GaN MOSFET Power Devices — Langpoklakpam C et al. (2023)

핵심 원리: 수직형 GaN 전력 MOSFET은 횡방향(lateral) HEMT 구조와 달리 전류가 기판에 수직 방향으로 흐르는 소자입니다. 이 수직 전류 경로는 소자 면적에 독립적인 전류 흐름을 가능하게 하여, 횡방향 소자 대비 더 높은 전류 밀도와 향상된 열 관리를 제공합니다 (Pu et al., 2021, Nanoscale research letters). 특히, 수직형 구조는 드리프트층의 두께를 쉽게 조절하여 높은 항복 전압(

)을 달성할 수 있으며, 이는 전력 반도체에 필수적인 특성입니다. 높은 항복 전압은 두꺼운 고저항 드리프트층을 통해 구현되는데, 횡방향 소자의 경우 드리프트층 길이가 소자 면적을 크게 차지하는 반면, 수직형 소자에서는 두께만 조절하면 되므로 온저항-항복 전압 트레이드오프를 개선할 수 있습니다. 수직형 GaN MOSFET에서는 MOS 채널이 수직 방향으로 형성되어 게이트 전압에 의해 채널이 반전되거나 축적되어 전류가 흐르게 됩니다. 주요 도전 과제는 고품질의 p-형 GaN 도핑과 우수한 절연막-GaN 계면 특성 확보입니다. 항복 전압과 온저항()의 관계는 Power Figure of Merit (PFOM)으로 표현됩니다: 여기서 는 단위 면적당 온저항()입니다. 수직형 구조는 를 낮추면서 을 높이는 데 유리합니다. 직관적인 비유로, 횡방향 GaN HEMT가 좁고 긴 도로에서 차들이 옆으로 나란히 달리는 방식이라면, 수직형 GaN MOSFET은 마치 고층 빌딩의 엘리베이터와 같습니다. 여러 층을 수직으로 오르내리며 한 번에 더 많은 사람(전류)을 효율적으로 수송할 수 있고, 빌딩의 폭(소자 면적)에 크게 구애받지 않습니다. 또한, 높은 층(고전압)까지 도달하기 위해 기둥(드리프트층)을 두껍게 하는 것이 바닥 면적을 크게 늘리지 않습니다.

Loading diagram...

연구 방법: 이 리뷰 논문은 수직형 GaN MOSFET의 다양한 구조(예: Trench MOSFET, FinFET 등)와 제조 공정(예: MOCVD 에피 성장, 이온 주입 도핑)에 대한 기존 연구 결과를 종합적으로 분석하고, 각 구조의 장단점 및 성능 지표를 비교 평가했습니다. GaN PN 다이오드(Pu et al., 2021, Nanoscale research letters)와 같은 기본 수직형 소자의 진행 상황도 함께 다루었습니다.

정량적 결과:

측정항목	결과 (일반적 범위)	기존 대비
항복 전압	600V 이상	Si 대비 2~3배 높음
단위 면적당 온저항 ( $$R_{ON,sp}$$ )	$$< 5 \text{ m}\Omega \cdot \text{cm}^2$$	SiC와 유사, Si 대비 훨씬 낮음
Power FOM ( $$V_{BR}^2/R_{ON,sp}$$ )	$$> 1 \text{ GW/cm}^2$$	Si 대비 100배 이상 높음

의의: 수직형 GaN MOSFET은 횡방향 소자가 가지는 면적 확장성의 한계를 극복하고, 고전압/고전류 애플리케이션에 적합한 이상적인 전력 소자 특성을 제공함으로써, 미래 전력 시스템의 고효율화를 위한 핵심 기술로 자리매김할 잠재력을 보여줍니다.

Passivation of Interface Defects in GaN-Based Metal-Insulator-Semiconductor Devices via In Situ Combined Plasma Pretreatments — Zeng X et al. (2025)

핵심 원리: GaN 기반 MIS(Metal-Insulator-Semiconductor) 소자의 성능과 신뢰성은 유전체/GaN 계면의 품질에 크게 좌우됩니다. 특히, GaN 표면에는 성장 또는 공정 중 비정질 산화갈륨(amorphous Ga₂O) 및 기타 결함(예: 질소 공공, Ga 공공)이 형성되기 쉬운데, 이들은 계면 트랩으로 작용하여 전자 수송을 방해하고 문턱 전압 불안정성(threshold voltage instability) 및 동적 온저항 열화를 야기합니다 (Deng et al., 2023, ACS applied materials & interfaces). 이 연구는 ALD(Atomic Layer Deposition) 유전체 증착 전 플라즈마 전처리(plasma pretreatment)를 통해 이러한 계면 결함을 효과적으로 제거하고 패시베이션(passivation)하는 메커니즘을 제안합니다. 산소(O₂) 플라즈마는 표면의 유기 오염물과 비정질 Ga₂O를 제거하고, 질소(N₂) 플라즈마는 GaN 표면의 질소 공공을 보상하여 계면의 화학양론적 조성을 개선하고 댕글링 본드(dangling bonds)를 줄입니다. 이러한 결합된 플라즈마 전처리(combined plasma pretreatments)는 계면 트랩 밀도를 최소화하여 소자 성능을 최적화합니다. 계면 트랩 밀도(

)는 다음과 같이 계산될 수 있습니다: 여기서 는 유효 커패시턴스, $$q$$는 전하량, 는 게이트 전류, 는 게이트 전압, 는 표면 전위, 는 공핍층 커패시턴스, 는 유전체 커패시턴스입니다. 낮은 는 우수한 계면 품질을 나타냅니다. 직관적인 비유로, GaN 표면은 마치 나무 판자 위에 페인트칠을 해야 하는 상황과 같습니다. 페인트칠(유전체 증착) 전에 표면에 먼지나 곰팡이(Ga₂O 및 결함)가 있다면, 아무리 좋은 페인트를 칠해도 잘 붙지 않고 쉽게 벗겨지며(성능 저하) 시간이 지나면 얼룩이 생깁니다(신뢰성 문제). 플라즈마 전처리는 이러한 먼지와 곰팡이를 깨끗이 제거하고 표면을 매끄럽게 다듬는 과정으로, 덕분에 페인트가 단단히 고정되어 오래 지속될 수 있도록 합니다.

Loading diagram...

연구 방법: ALD Al₂O3 유전체 증착 전 다양한 플라즈마(O₂, N₂, O₂+N₂) 전처리를 GaN MIS 커패시터에 적용하고, 고주파 C-V(Capacitance-Voltage) 및 저주파 C-V 측정을 통해 계면 트랩 밀도를 정량적으로 평가했습니다. 또한, 게이트 누설 전류(gate leakage current) 및 문턱 전압 히스테리시스(threshold voltage hysteresis) 특성을 분석하여 계면 품질의 영향을 검증했습니다.

정량적 결과:

측정항목	O₂+N₂ 플라즈마 전처리	O₂ 단독 플라즈마 전처리	N₂ 단독 플라즈마 전처리	비처리
계면 트랩 밀도 ( $$D_{it}$$ )	$$6.3 \times 10^{11} \text{ cm}^{-2}\text{eV}^{-1}$$	$$1.5 \times 10^{12} \text{ cm}^{-2}\text{eV}^{-1}$$	$$2.1 \times 10^{12} \text{ cm}^{-2}\text{eV}^{-1}$$	$$3.5 \times 10^{12} \text{ cm}^{-2}\text{eV}^{-1}$$
문턱 전압 히스테리시스	$$0.12 \text{ V}$$	$$0.35 \text{ V}$$	$$0.51 \text{ V}$$	$$1.2 \text{ V}$$
게이트 누설 전류 (@-10V)	$$< 10^{-7} \text{ A/cm}^2$$	$$> 10^{-6} \text{ A/cm}^2$$	$$> 10^{-6} \text{ A/cm}^2$$	$$> 10^{-5} \text{ A/cm}^2$$

의의: O₂와 N₂ 플라즈마를 결합한 전처리는 GaN MIS 계면의 고유한 결함을 효과적으로 제어하여, 낮은 계면 트랩 밀도와 우수한 전기적 특성을 갖는 GaN 전력 소자 구현을 위한 핵심적인 공정 기술을 제시합니다.

미해결 과제

GaN 전력 반도체 기술은 비약적인 발전을 이루었지만, 상업적 적용을 더욱 확대하기 위해서는 몇 가지 근본적인 과제를 해결해야 합니다.

1. 동적 온저항 열화 및 신뢰성: 현재 GaN HEMT 소자는 정적 온저항(

   $$R_{ON,static}$$
   )은 매우 낮지만, 고전압 스위칭 시
   $$R_{ON}$$
   이 일시적으로 수십 퍼센트에서 심지어 2배 이상 증가하는 동적 온저항 열화(dynamic
   $$R_{ON}$$
   degradation) 문제를 겪습니다 (Fan et al., 2024, Micromachines). 이는 소자 수명과 시스템 효율에 직접적인 영향을 미치며, 현재
   $$R_{ON,dyn}/R_{ON,static}$$
   비율은 1.5 이내로 제어하는 것이 목표이나, 장기 신뢰성 관점에서는 1.1 이하로 낮출 필요가 있습니다. 이 현상은 주로 GaN 표면 또는 AlGaN/GaN 계면의 트랩 준위와 관련이 있으며, 트랩 밀도가 높을수록, 트랩 깊이가 깊을수록 동적 열화는 심화됩니다. 이를 해결하기 위한 근본적인 장벽은 복잡한 트랩 메커니즘을 완전히 이해하고 제어할 수 있는 표면 패시베이션 또는 벌크 트랩 저감 기술의 부재입니다. 가장 유망한 접근 방식은 고품질의 유전체 증착 기술(예: ALD)과 효과적인 플라즈마 전처리(Zeng et al., 2025, ACS applied materials & interfaces), 그리고 필드 플레이트(field plate) 설계를 통한 전계 분포 최적화입니다.

2. 수직형 GaN 소자 기술의 상용화: 수직형 GaN 전력 MOSFET은 횡방향 HEMT의 면적 확장성 및 고전압 한계를 극복할 잠재력을 가지고 있습니다 (Langpoklakpam et al., 2023, Micromachines). 그러나 현재 수직형 GaN 소자는 SiC와 같이 대면적의 저결함 자립형 GaN 기판을 확보하기 어렵습니다. 현재 2인치 이하의 기판이 대부분이며, 6인치 이상의 대면적 GaN 기판 제조 기술은 여전히 초기 단계에 있습니다. 이러한 근본적인 한계는 고품질의 GaN 벌크 성장이 매우 어렵기 때문입니다. SiC 벌크 성장 기술은 수십 년간의 연구를 통해 확립되었지만, GaN은 고융점, 고질소 분압 등 난이도가 높은 성장 조건을 요구합니다. 가장 유망한 접근법은 HVPE(Hydride Vapor Phase Epitaxy)를 통한 두꺼운 GaN 층 성장 및 LLO(Laser Lift-Off) 기술을 이용한 자립형 기판 제작, 또는 유사 격자상수를 가진 기판(예: Ga₂O3) 위에서의 이종 에피 성장 연구입니다 (Zhang et al., 2022, Nature communications).

3. 게이트 산화막/GaN 계면 안정성 및 신뢰성: GaN MISFET 및 MOSFET 구조에서 게이트 유전체와 GaN 사이의 계면은 문턱 전압 안정성, 누설 전류, 장기 신뢰성에 결정적인 영향을 미칩니다. 현재 SiO2, Al₂O3, HfO2 등 다양한 유전체가 연구되고 있지만, GaN 표면은 반응성이 높아 자연 산화물이나 공정 유도 결함(예: Ga₂O)이 쉽게 형성되어 높은 계면 트랩 밀도를 유발합니다 (Deng et al., 2023, ACS applied materials & interfaces). 이로 인해 문턱 전압의 히스테리시스나 드리프트가 발생하여 소자 동작의 불안정성을 초래합니다. 근본적인 장벽은 GaN 표면의 활성과 결함 형성 메커니즘에 대한 정확한 이해와, 이를 제어할 수 있는 이상적인 계면 패시베이션 기술의 부재입니다. 가장 유망한 접근법은 인시투(in situ) 플라즈마 전처리 기술(Zeng et al., 2025, ACS applied materials & interfaces)을 통해 증착 전 GaN 표면을 원자 단위로 정밀하게 제어하고, 고품질의 절연막을 저온에서 증착하여 계면 결함을 최소화하는 것입니다.